PIC18LF6722-I/PT ICの破片64/80 Pin 1-Mbitは抜け目がないマイクロ制御回路を高めた

PIC18F6627/6722/8627/8722

64/80 Pin 1-Mbitは10ビットA/Dおよびナノワットの技術の抜け目がないマイクロ制御回路を高めた

パワー管理されたモード:

•操業:CPU、ペリフェラル

•空転:CPU、ペリフェラル

•睡眠:CPU、ペリフェラル

•遊んでいるモード流れ典型的な15 µAに

•典型的な0.2のµAへの睡眠の現在の羽毛

•Timer1発振器:1.8のµA、32のkHz、2V

•ウォッチドッグ タイマー:2.1 µA

•二段変速式発振器の開始

適用範囲が広い発振器の構造:

•4つの水晶モード、25までのMHz

•4X段階ロックのループ（（水晶および内部発振器のために利用できる） PLL）

•2つの外的なRCモード、4つまでのMHz

•2つの外的なクロック・モード、40までのMHz

•内部発振器のブロック:

- 8つのユーザーの選択可能な頻度、31のkHzから8つのMHzから

-使用されたときPLLを31のkHzからの32のMHzにクロック速度の完全な範囲に与える

-調整可能なユーザー周波数ドリフトを補うため

•Timer1を使用して二次発振器@ 32のkHz

•フェイル・セイフ時計のモニター:

-安全な操業停止を周辺時計停止なら可能にする

外的な記憶インターフェイス（唯一のPIC18F8627/8722）:

•2 Mバイトまでの住所機能

•8ビットか16ビット インターフェイス

周辺ハイライト:

•高い現在の流し/源25 mA/25 mA

•4つのプログラム可能な外部割込み機構

•4つの入力変更割り込み

•2つの捕獲/Compare/PWM （CCP）モジュール

周辺ハイライト（続く）:

•3つの高められた捕獲/Compare/PWM （ECCP）モジュール:

- 1、2か4 PWMの出力

-選択可能な極性

-プログラム可能な死時間

-自動操業停止およびオートリスタート

•2/3/4ワイヤーSPI™を支える2つのマスターの同期シリアル ポート（MSSP）モジュール

（すべての4つのモード）およびI2C™のマスターおよび奴隷モード

•2つはアドレス指定可能なUSARTモジュールを高めた:

- RS-485、RS-232および林1.2を支える

-内部発振器のブロックを使用してRS-232操作（外的な水晶は要求しなかった）

-スタート・ビットの自動航跡

-自動ボーは検出する

•10ビット、まで16チャネルのアナログ・ディジタル変換器モジュール（A/D）

-自動獲得の機能

-睡眠の間に利用できる転換

•入力多重型になることを用いる二重アナログのコンパレーター

特別なマイクロ制御回路特徴:

•Ｃコンパイラによって最大限に活用される建築:

-リエントラント コードを最大限に活用するように設計されている任意延長命令セット

•100,000の消去は/典型的な周期によって高められる抜け目がないプログラム記憶を書く

•1,000,000の消去は/典型的な周期データEEPROM記憶を書く

•抜け目がない/データEEPROM保持:100年典型的

•ソフトウェア制御の下で自己プログラム可能

•割り込みのための優先レベル

•8 x 8単一周期ハードウェア乗数

•延長ウォッチドッグ タイマー（WDT）:

- 4氏からの131sへのプログラム可能な期間

•2つのピンでの単一供給回路内連続Programming™ （ICSP™）

•回路内2つのピンで（ICD）デバッグしなさい

•広い作動の電圧範囲:2.0Vへの5.5V

Pinの図表

64 Pin TQFP

ノート1:CCP2/P2Aピン配置はCCP2MX構成ビットおよびプロセッサ モード設定によって定められる。

80 Pin TQFP

ノート1:CCP2/P2Aピン配置はCCP2MX構成ビットおよびプロセッサ モード設定によって定められる。

2:P1B、P1C、P3BおよびP3Cピン配置はECCPMX構成ビットによって定められる。

絶対最高評価（†）

バイアス......................................................................... - 40°Cへの+125°Cの下の周囲温度

保管温度......................................................................................... -65°Cへの+150°C

VSS （VDDおよびMCLRを除いて） .............. -0.3Vに関するあらゆるピンの電圧への（VDD + 0.3V）

VSS ..................................................................... -0.3Vへの+7.5Vに関するVDDの電圧

VSS （ノート2） ..................................................... 0Vへの+13.25Vに関するMCLRの電圧

全体の電力損失（ノート1） ............................................................................................ 1.0W

VSSピンからの最高の流れ........................................................................................ 300 mA

VDDピンへの最高の流れ........................................................................................... 250 mA

入れられたクランプ流れ、IIK （VI< 0="" or="" V=""> 私> VDD） .......................................................................±20 mA

出力クランプ流れ、IOK （VO< 0="" or="" V=""> O > VDD） ............................................................. ±20 mA

入力/出力ピンによって.........................................................................減少される最大出力の電流25 mA

入力/出力ピンによって供給された最大出力の流れ................................................................... 25 mA

すべての港によって......................................................................................減少される最高の電流200 mA

すべての港によって供給された最高の流れ................................................................................. 200 mA

ノート

1:電力損失は次の通り計算される:

Pdis = VDD X {IDD – ∑ IOH} + ∑ {（VDD – VOH） x IOH} + ∑ （VOL. X IOL）

2:流れすばらしいより80 mAを引き起こすMCLR/VPP/RG5ピンのVSSの下の電圧スパイクによりlatch-upを引き起こすかもしれない。従って、50-100Ωのシリーズ抵抗器は使用されるべきでこのピンを直接VSSに引っ張るよりもむしろMCLR/VPP/RG5ピンに加えた場合「低い」レベルを。

†の通知:「絶対最高評価の下に」リストされているそれらの上の圧力は装置への永久的な損害を与えるかもしれない。これは圧力の評価だけであり、それらの装置またはそれらの上の他のどの条件のも機能操作はこの指定の操作のリストで意味されない示した。長期の最高評価の条件への露出は装置信頼性に影響を与えるかもしれない。

標準的な提供（熱い販売法）