新しいオリジナル プラットフォーム フラッシュ インシステム プログラマブル コンフィギュレーション PROM XCF32PVOG48C
programming ic chips
,ic programmer circuit
プラットフォーム フラッシュ インシステム プログラマブル コンフィギュレーション PROM
特徴
• ザイリンクス FPGA のコンフィギュレーション用のインシステム プログラマブル PROM
• 低消費電力の高度な CMOS NOR フラッシュ プロセス
• 20,000 回のプログラム/消去サイクルの耐久性
• 全工業用温度範囲 (-40°C ~ +85°C) で動作
• プログラミング、プロトタイピング、テストのための IEEE 標準 1149.1/1532 バウンダリ スキャン (JTAG) のサポート
• 標準 FPGA コンフィギュレーションの JTAG コマンド開始
• より長いビットストリームまたは複数のビットストリームを保存するためのカスケード可能
• 専用バウンダリ スキャン (JTAG) I/O 電源 (VCCJ)
• 1.8V~3.3Vの範囲の電圧レベルと互換性のあるI/Oピン
• ザイリンクス ISE® Alliance および Foundation™ ソフトウェア パッケージを使用した設計サポート
・XCF01S/XCF02S/XCF04S
* 3.3V電源電圧
* シリアル FPGA コンフィギュレーション インターフェイス
* 省スペースの VO20 および VOG20 パッケージで利用可能
・XCF08P/XCF16P/XCF32P
* 1.8V 電源電圧
* シリアルまたはパラレル FPGA コンフィギュレーション インターフェイス
* 省スペースの VO48、VOG48、FS48、および FSG48 パッケージで利用可能
* デザイン リビジョン テクノロジにより、構成用の複数のデザイン リビジョンの保存とアクセスが可能
* ザイリンクスの高度な圧縮テクノロジーと互換性のある内蔵データ解凍機能
絶対最大定格
シンボル | 説明 | XCF01S、XCF02S、 | XCF08P、XCF16P、XCF32P | 単位 | |
VCCINT | GNDを基準とした内部電源電圧 | –0.5~+4.0 | –0.5 ~ +2.7 | V | |
VCCO | GNDを基準としたI/O電源電圧 | –0.5~+4.0 | –0.5~+4.0 | V | |
VCCJ | GNDを基準としたJTAG I/O電源電圧 | –0.5~+4.0 | –0.5~+4.0 | V | |
Vの | に対する入力電圧 | VCCO< 2.5V | –0.5~+3.6 | –0.5~+3.6 | V |
VCCO≧2.5V | –0.5~+5.5 | –0.5~+3.6 | V | ||
VTS | High-Zに印加される電圧 | VCCO< 2.5V | –0.5~+3.6 | –0.5~+3.6 | V |
VCCO≧2.5V | –0.5~+5.5 | –0.5~+3.6 | V | ||
TSTG | 保管温度(周囲温度) | –65 ~ +150 | –65 ~ +150 | ℃ | |
TJ | 接合部温度 | +125 | +125 | ℃ |
ノート:
1. GND を下回る最大 DC アンダーシュートは、0.5V または 10 mA のいずれか達成しやすい方に制限する必要があります。遷移中、デバイスのピンは –2.0V までアンダーシュートするか、+7.0V までオーバーシュートする可能性があります。ただし、このオーバーシュートまたはアンダーシュートが 10ns 未満継続し、強制電流が 200mA に制限されている場合に限ります。
2. 絶対最大定格に記載されているストレスを超えるストレスは、デバイスに永久的な損傷を与える可能性があります。これらはストレス定格のみであり、これらの条件または動作条件に記載されている条件を超えるその他の条件でのデバイスの機能動作は暗示されません。絶対最大定格条件に長時間さらされると、デバイスの信頼性に悪影響が生じます。
3. はんだ付けのガイドラインについては、www.xilinx.com の「パッケージングと熱特性」に関する情報を参照してください。
パワーオン リセットおよびパワーダウンの電源電圧要件
シンボル | 説明 | XCF01S、XCF02S、 | XCF08P、XCF16P、 | 単位 | ||
分 | マックス | 分 | マックス | |||
TVCC | VCCINT0V から公称電圧までの立ち上がり時間(2) | 0.2 | 50 | 0.2 | 50 | MS |
VCCPOR | V の POR しきい値CCINT供給 | 1 | - | 0.5 | - | V |
TOER | POR(3) 後の OE/RESET リリース遅延 | 0.5 | 3 | 0.5 | 30 | MS |
VCCPD | V のパワーダウンしきい値CCINT供給 | - | 1 | - | 0.5 | V |
TRST | V がオンのときにデバイスのリセットをトリガーするのに必要な時間CCINT電源が最大 V を下回るCCPDしきい値 | 10 | - | 10 | - | MS |
ノート:
1.VCCINT、VCCO、とVCCJ供給品は任意の順序で適用できます。
2. 電源投入時に、デバイスは V を必要とします。CCINT指定された T 内で公称動作電圧まで単調に上昇する電源VCC立ち上がり時間。電源がこの要件を満たさない場合、デバイスはパワーオン リセットを適切に実行できない可能性があります。
3. V の場合CCINTとVCCOOE/RESET ピンが解放される前に電源がそれぞれの推奨動作条件に達しない場合、PROM からのコンフィギュレーション データは推奨しきい値レベルで利用できなくなります。設定シーケンスは、両方の V が完了するまで遅延する必要があります。CCINTとVCCO推奨動作条件に達していること。
W25N01GVZEIG SLC否定論履積のフラッシュ・メモリIC 3V 1GはWinbond TW SPIをかんだ
PF48F4400P0VBQEK 新しい原産物
DSPIC30F3011-30I/PTのフラッシュ・メモリICの新しく、元の在庫
IR2110PBFの新しく、元の在庫
S25FL032P0XMFI010 SOP8 104MHzのフラッシュ・メモリICの破片
W25Q80DVSNIGの連続抜け目がない破片3V 8Mビット二重クォードのSpiの記憶集積回路
MOSの管分野効果単一チップドライブPWM ControladorモジュールIRF520
MAX485の485へのRS-485モジュールへのRS485モジュールTTL TTL
SKY65336-11 新しい原産物
イメージ | 部分# | 記述 | |
---|---|---|---|
W25N01GVZEIG SLC否定論履積のフラッシュ・メモリIC 3V 1GはWinbond TW SPIをかんだ |
FLASH - NAND (SLC) Memory IC 1Gbit SPI - Quad I/O 104 MHz 7 ns 8-WSON (8x6)
|
||
PF48F4400P0VBQEK 新しい原産物 |
FLASH - NOR (MLC) Memory IC 512Mbit CFI 52 MHz 110 ns 64-LBGA (11x13)
|
||
DSPIC30F3011-30I/PTのフラッシュ・メモリICの新しく、元の在庫 |
dsPIC dsPIC™ 30F Microcontroller IC 16-Bit 30 MIPs 24KB (8K x 24) FLASH 44-TQFP (10x10)
|
||
IR2110PBFの新しく、元の在庫 |
Half-Bridge Gate Driver IC Non-Inverting 14-DIP
|
||
S25FL032P0XMFI010 SOP8 104MHzのフラッシュ・メモリICの破片 |
FLASH - NOR Memory IC 32Mbit SPI - Quad I/O 104 MHz 8-SOIC
|
||
W25Q80DVSNIGの連続抜け目がない破片3V 8Mビット二重クォードのSpiの記憶集積回路 |
FLASH - NOR Memory IC 8Mbit SPI - Quad I/O 104 MHz 8-SOIC
|
||
MOSの管分野効果単一チップドライブPWM ControladorモジュールIRF520 |
N-Channel 100 V 9.2A (Tc) 60W (Tc) Through Hole TO-220AB
|
||
MAX485の485へのRS-485モジュールへのRS485モジュールTTL TTL |
1/1 Transceiver Half RS422, RS485 8-uMAX/uSOP
|
||
SKY65336-11 新しい原産物 |
RF Front End 2.4GHz ISM 28-MCM (8x8)
|