新しい部品 EPM7064STC44-10 MAX 7000 プログラマブル ロジック デバイス / 1.13 M
ic programmer circuit
,programmable audio chip
MAX7000
プログラマブル ロジック デバイス ファミリ
■ 第 2 世代 MAX® アーキテクチャに基づいた、EEPROM ベースの高性能プログラマブル ロジック デバイス (PLD)
■ 内蔵 IEEE 標準による 5.0 V インシステム プログラマビリティ (ISP)。MAX 7000S デバイスで利用可能な 1149.1 Joint Test Action Group (JTAG) インターフェイス – IEEE Std. と互換性のある ISP 回路1532年
■ 5.0V MAX 7000 デバイスおよび 5.0V ISP ベースの MAX 7000S デバイスを含む
■ 128 以上のマクロセルを備えた MAX7000S デバイスに JTAG バウンダリスキャンテスト (BST) 回路を内蔵
■ 600 ～ 5,000 の使用可能なゲートのロジック密度を備えた完全な EPLD ファミリ (表 1 および 2 を参照)
■ 最大 175.4 MHz のカウンタ周波数で 5 ns のピン間ロジック遅延 (相互接続を含む)
■ PCI 準拠のデバイスが利用可能
システム内でプログラマブルな 3.3V MAX 7000A または 2.5V MAX 7000B デバイスの詳細については、MAX 7000A プログラマブル ロジック デバイス ファミリ データシートまたは MAX 7000B プログラマブル ロジック デバイス ファミリ データシートを参照してください。
概要
MAX 7000 ファミリの高密度、高性能 PLD は、アルテラの第 2 世代 MAX アーキテクチャに基づいています。高度なCMOS技術で製造されたEEPROMベースのMAX 7000ファミリは、600～5,000の使用可能なゲート、ISP、最速5nsのピン間遅延、および最大175.4MHzのカウンタ速度を提供します。-5、-6、-7、および -10 スピード グレードの MAX 7000S デバイス、および -5、-6、-7、-10P、および -12P スピード グレードの MAX 7000 および MAX 7000E デバイスは、PCI に準拠しています。 Special Interest Group (PCI SIG) PCI ローカル バス仕様、リビジョン 2.2。利用可能なスピード グレードについては、表 3 を参照してください。
図 1. EPM7032、EPM7064、および EPM7096 デバイスのブロック図