Presettable同期BCDの10進カウンタ、非同期調整74HCT160D、652
electronics ic chip
,integrated circuit ic
特徴
•同期カウントおよび負荷
•2計算nビット滝のように落ちることのための入力を可能にするため
•肯定的端は時計を誘発した
•非同期調整
•出力機能:標準
•ICC部門:MSI
概説
74HC/HCT160は高速SiゲートCMOS装置で、低い電力ショットキーTTL （LSTTL）と互換性があるピンである。彼らはJEDEC標準的なNO 7Aに従って指定される。
74HC/HCT160は運ぶために内部先読みを特色にするで、高速カウントに使用することができる同期presettable 10進カウンタ。同期動作は時計（CP）の肯定的行く端ですべてのフリップフロップを同時に時間を記録してもらうことによって提供される。
カウンターの出力（Q0からQ3）は高いですにか低レベル前もって調整されるかもしれない。平行の低レベルは入力（PE）を不具にし、カウントの行為を時計の肯定的行く端でカウンターに可能にする（組み立てがおよびPEのための一時待機時間の条件を会うことを）提供する荷を積むデータ入力（D0からD3）のデータを。事前調整は計算でレベルにもかかわらず可能にする入力を起こる（ヤマドリダケおよびCET）。
マスターの再調節された入力（氏）の低レベルはCP、PE、CETおよびヤマドリダケの入力でレベルにもかかわらず低レベルにフリップフロップ（Q0からQ3）の4出力をすべて置く（こうして非同期明確な機能を提供する）。
先読みは簡単にするカウンターの連続に滝のように落ちることを運ぶ。計算は両方数えるために入力を（ヤマドリダケおよびCET）高くなければならない可能にする。CETの入力は末端の計算の出力（TC）を可能にするために正方向送りに。TCの出力はこうして作り出すQ0の高レベル出力とほぼ等しい持続期間の高出力の脈拍を可能になった。この脈拍が次の滝のように落とされた段階を可能にするのに使用することができる。
滝のように落とされたカウンターのための最高のクロック周波数はTCの伝搬遅延へのCPおよび次の方式に従ってCPの設定時間へのヤマドリダケによって、定められる:
fmax = 1/t P （最高） （CPへのTC） + tSU （CPへのヤマドリダケ）
PINの記述
| PINいいえ。 | 記号 | 名前および機能 |
|
1 2 3、4、5、6 7 8 9 10 14、13、12、11 15 16 |
氏 CP D0からD3 ヤマドリダケ GND PE CET Q0からQ3 TC VCC |
非同期マスターの調整（活動的な低速） クロックの入力（低にの高さ、edge-triggered） データ入力 計算は入力を可能にする 地面（0 V） 平行は可能にする入力（活動的な低速）を 計算入力を運ぶことを可能になるため フリップフロップの出力 末端の計算の出力 肯定的な供給電圧 |
N74F07N、602電子ICの破片の新しく、元の在庫
N74F193N、602電子ICの破片の新しく、元の在庫
74ABT240D,602 新品およびオリジナル在庫
| イメージ | 部分# | 記述 | |
|---|---|---|---|
|
|
N74F07N、602電子ICの破片の新しく、元の在庫 |
Buffer, Non-Inverting 6 Element 1 Bit per Element Open Collector Output 14-DIP
|
|
|
|
N74F193N、602電子ICの破片の新しく、元の在庫 |
Counter IC Binary Counter 1 Element 4 Bit Positive Edge 16-DIP
|
|
|
|
74ABT240D,602 新品およびオリジナル在庫 |
Buffer, Inverting 2 Element 4 Bit per Element 3-State Output 20-SO
|