EPM7064LC68-15 ic チップ プログラマ プログラマブル IC チップ プログラマブル ロジック デバイス ファミリ
programming ic chips
,programmable audio chip
MAX 7000 プログラマブル ロジック デバイス ファミリ
特徴
■ 第 2 世代 MAX® アーキテクチャに基づいた、EEPROM ベースの高性能プログラマブル ロジック デバイス (PLD)
■ 内蔵 IEEE 標準による 5.0 V インシステム プログラマビリティ (ISP)。MAX 7000S デバイスで利用可能な 1149.1 Joint Test Action Group (JTAG) インターフェイス – IEEE Std. と互換性のある ISP 回路1532年
■ 5.0V MAX 7000 デバイスおよび 5.0V ISP ベースの MAX 7000S デバイスを含む
■ 128 以上のマクロセルを備えた MAX7000S デバイスに JTAG バウンダリスキャンテスト (BST) 回路を内蔵
■ 600 ～ 5,000 の使用可能なゲートの範囲のロジック密度を備えた完全な EPLD ファミリ
■ 最大 175.4 MHz のカウンタ周波数で 5 ns のピン間ロジック遅延 (相互接続を含む)
■ PCI 準拠のデバイスが利用可能
■ MAX 7000S デバイスのオープンドレイン出力オプション
■ 個別のクリア、プリセット、クロック、およびクロック イネーブル制御を備えたプログラム可能なマクロセル フリップフロップ
■ 各マクロセルで 50% 以上削減するプログラム可能な省電力モード
■ 構成可能なエクスパンダの積項分布により、マクロセルごとに最大 32 の積項を許可
■ プラスチック J リード チップ キャリア (PLCC)、セラミック ピングリッド アレイ (PGA)、プラスチック クアッド フラット パック (PQFP)、パワー クアッド フラット パック (RQFP)、および 1.0 mm 薄型クアッド フラット パックで 44 ～ 208 ピンが利用可能(TQFP) パッケージ
■ 独自の設計を保護するためのプログラム可能なセキュリティ ビット
■ 3.3Vまたは5.0V動作
– MultiVoltTM I/O インターフェイス動作により、デバイスが 3.3 V または 5.0 V デバイスとインターフェイスできるようになります (MultiVolt I/O 動作は 44 ピン パッケージでは利用できません)
– 低電圧 MAX 7000A および MAX 7000B デバイスとピン互換
■ MAX 7000E および MAX 7000S デバイスで利用可能な拡張機能
– 6つのピンまたはロジック駆動の出力イネーブル信号
– オプションの反転を備えた 2 つのグローバル クロック信号
– ルーティング性を向上させるための強化された相互接続リソース
– I/O ピンからマクロセル レジスタまでの専用パスによって提供される高速入力セットアップ時間
– プログラム可能な出力スルーレート制御
■ Windows ベースの PC、Sun SPARCstation、および HP 9000 シリーズ 700/800 ワークステーション向けのアルテラの開発システムによって提供されるソフトウェア設計サポートと自動配置配線
■ EDIF 2 0 0 および 3 0 0 ネットリスト ファイル、パラメータ化モジュールのライブラリ (LPM)、Verilog HDL、VHDL、および Cadence、Exemplar Logic、Mentor などのメーカーの一般的な EDA ツールへのその他のインターフェイスによって提供される追加のデザイン エントリおよびシミュレーション サポートグラフィックス、OrCAD、シノプシス、および VeriBest
■プログラミングサポート
– アルテラのマスター プログラミング ユニット (MPU) とサードパーティ メーカーのプログラミング ハードウェアは、すべての MAX 7000 デバイスをプログラムします
– BitBlasterTM シリアル ダウンロード ケーブル、ByteBlasterMVTM パラレル ポート ダウンロード ケーブル、および MasterBlasterTM シリアル/ユニバーサル シリアル バス (USB) ダウンロード ケーブルは、MAX 7000S デバイスをプログラムします。
機能の説明
MAX 7000 アーキテクチャには次の要素が含まれています。
■ ロジックアレイブロック
■ マクロセル
■ エキスパンダー製品の用語 (共有可能および並列)
■ プログラマブルインターコネクトアレイ
■I/O制御ブロック
MAX 7000のアーキテクチャには、汎用入力として、または各マクロセルおよびI/Oピンの高速グローバル制御信号(クロック、クリア、および2つの出力イネーブル信号)として使用できる4つの専用入力が含まれています。図 1 は、EPM7032、EPM7064、および EPM7096 デバイスのアーキテクチャを示しています。
図 1. EPM7032、EPM7064、および EPM7096 デバイスのブロック図
図 2 は、MAX 7000E および MAX 7000S デバイスのアーキテクチャを示しています
図 2. MAX 7000E および MAX 7000S デバイスのブロック図
MAX 7000 5.0V デバイスの絶対最大定格
| シンボル | パラメータ | 条件 | 分 | マックス | ユニット |
| VCC | 供給電圧 | 地面に関しては(1) | -2.0 | 7.0 | V |
| V私 | DC入力電圧 | –2.0 | 7.0 | V | |
| 私外 | DC 出力電流、ピンごと | -25 | 25 | ミリアンペア | |
| TSTG | 保管温度 | 偏見なし | -65 | 150 | ℃ |
| TAMB | 周囲温度 | 偏見のもとで | -65 | 135 | ℃ |
| TJ | 接合部温度 | セラミックパッケージ、バイアス下 | 150 | ℃ | |
| PQFP および RQFP パッケージ、バイアスあり | 135 | ℃ |
ノート：
(1) I/O ピンの最小 DC 入力電圧は -0.5 V、4 つの専用入力ピンでは -0.3 V です。遷移中、入力電流が 100 mA 未満の場合、入力は -2.0 V にアンダーシュートするか、7.0 V にオーバーシュートする可能性があります。周期は 20 ns より短い。
株式公開（ホットセル）
| 部品番号 | 数量 | 製造業 | D/C | パッケージ |
| PCF8570T/F5 | 12920 | フィリップス | 15歳以上 | SOP |
| PIC16F818-I/SO | 4968 | マイクロチップ | 16歳以上 | SOP |
| MAX1472AKA+ | 5400 | マキシム | 16歳以上 | SOT |
| CS5460A-BSZ | 5500 | 巻雲 | 15歳以上 | SSOP-24 |
| MCIMX535DVV1C | 870 | フリースケール | 11+ | BGA |
| MOC3020M | 10000 | FSC | 13歳以上 | 浸漬 |
| MOC3083SR2M | 5602 | FSC | 16歳以上 | SOP |
| MGP20N40CL | 6262 | の上 | 14歳以上 | TO-220 |
| PIC16F818-I/P | 4973 | マイクロチップ | 14歳以上 | 浸漬 |
| NC7SP125P5X | 10000 | フェアチャイルド | 16歳以上 | SC70-5 |
| OPA2251UA/2K5 | 6720 | TI | 14歳以上 | SOP |
| N80C31BH | 5120 | インテル | 15歳以上 | PLCC |
| LM2622MMX-ADJ | 4601 | NSC | 11+ | MSOP-8 |
| ZXLD1360ET5TA | 12000 | ゼテックス | 15歳以上 | SOT23-5 |
| L9826 | 3202 | ST | 14歳以上 | SOP20 |
| LP2986IMX-5.0 | 3583 | NSC | 14歳以上 | SOP-8 |
| MMBD914LT1G | 20000 | の上 | 16歳以上 | SOT-23 |
| OPA4131NJ | 7620 | TI | 14歳以上 | SOP-14 |
| LPS3010-103MLC | 4509 | コイルクラフト | 14歳以上 | SMD |
| N80C152JA-1 | 4800 | インテル | 16歳以上 | PLCC |
| MC56F8257VLH | 3592 | フリースケール | 15歳以上 | LQFP |
| イメージ | 部分# | 記述 | |
|---|---|---|---|
|
|
A3977SEDTR力のステッピング モーターの運転者DMOS 5V 44 Pin PLCCの管3 MSLのレベル |
Bipolar Motor Driver DMOS Logic 44-PLCC (16.59x16.59)
|